半加器Logic Diagram of Half Asser

半加器是一種組和線路，其目地是對兩個一位元之二進位數做加法運算，因此有兩個輸入，分別用「A､B」來標示;而兩數相加後會產生一個和(Sum)，且可能會有一個進位(Carry)，因此有兩個輸出，分別標示為「S､C」。其下表為半加器輸出與輸入之間的真值表。
化簡之後得到布林函數 S = A⊕B , C = AB , 因此得到下圖為其邏輯圖。