全加器真值表

這是Ｆull-adder 全加器的真值表（Ｔruth Table）, 我們可由真值表進一步化簡得到電路圖。

全加器 Full-adder 邏輯閘

全加器主要是由2個XOR Gate和2個AND Gate和1個OR Gate 組成，由上圖可以看出，輸入三個變數X.Ｙ.Z 輸出　總和Ｓ（Ｓum）和　進位Ｃ（Ｃarry）

全加器 Full-adder

全加器主要是由3-bit(即三個輸入input)相加，輸出(output) 總和(Sum) 和 進位( Carry)，全加器廣泛用於數位電路中算數邏輯運算單元(ALU)

卡諾圖化簡

Y=ABCD

四個input 一個output 的真值表