D型正反器

Ｄ型閂名稱由來是因為它可在它的內部儲存器中儲存資料，它可作為一個元件與其環
境間二元資料的暫時儲存器。當控制輸入致能時，Ｄ型閂資料輸入端的二元資料便傳到
輸出端Ｑ，只要致能輸入一直維持動作，輸出便隨著資料輸入端的變化而變化。當控制
輸入被抑制時，在抑制的轉態瞬間，在於資料輸入端的資料便儲存在Ｑ的輸出中，直到
控制輸入再被致能為止。

C	D	Q的次態
0	X	不改變
1	0	Q = 0; 重設狀態
1	１	Q = 1; 設定狀態

SR正反器

當C(致能腳位)等於0時，SR正反器是不會有任何動作，當C等於1時SR才工作，至於輸出Q和Qba要由輸入SR來決定，當S=0且R=0時，Q=保持在上一種狀態，當S=0且R=1時，Q=0，當S=1且R=0時，Q=1，當S=1且R=1時，Q=不知道(未被定義)，它可能會自由跳動

半加器Logic Diagram of Half Asser

半加器是一種組和線路，其目地是對兩個一位元之二進位數做加法運算，因此有兩個輸入，分別用「A､B」來標示;而兩數相加後會產生一個和(Sum)，且可能會有一個進位(Carry)，因此有兩個輸出，分別標示為「S､C」。其下表為半加器輸出與輸入之間的真值表。
化簡之後得到布林函數 S = A⊕B , C = AB , 因此得到下圖為其邏輯圖。

Logic Diagram of Full Adder

上圖示我使用MAX+plusII模擬課堂的全加器的電路，並附上模擬的信號圖。

全加器之特色為三位元相加，輸出一個輸出和進位，我們可以由上圖可知，全加器是由2個半加器和1個OR閘所組成。

使用AND 和 NOT

由模擬可以知道，一個NAND等於是由一個AND後面再接上一個NOT，所得到的效果是一樣的。證明出相同的布林代數式可由許多不同的邏輯閘組成並達到相同的效果。

NAND2 模擬

上圖為模擬NAND2輸入和1輸出的模擬

AND 模擬

上圖為模擬AND2輸入1輸出之情形證明有一為0輸出即為0